WDM67106EC — это монолитный понижающий импульсный преобразователь, основанный на запатентованной технологии управления I² и обеспечивающий быстрый переходный отклик.
WDM67102 — это модуль понижающего преобразователя со встроенными силовыми МОП-транзисторами и дросселем. WDM67102 использует архитектуру COT для быстрого переходного процесса.
YX160023-0750 — это микросхема усилителя средней мощности, изготовленная по технологии GaAs PHEMT. Она работает в диапазоне частот от 0,7 до 5 ГГц, с коэффициентом усиления в режиме малого сигнала 14 и выходной мощностью P_1 19 дБм. Микросхема заземлена через переходное отверстие на задней стороне и работает при напряжении +5 В.
NC3521S-5258 — это многофункциональная схема поверхностного монтажа с цифровым управлением, ограничивающим усилителем и фазовращателем, работающая в диапазоне частот от 5 до 6 ГГц.
HEM388D-2 — это интегрированный широкополосный усилитель с рабочим диапазоном частот 20–600 МГц, охватывающий несколько частотных диапазонов и отвечающий требованиям усиления сигнала в различных сценариях применения.
Синхронная динамическая память с произвольным доступом (SDRAM) STD3256M16 объёмом 4 Гбит представляет собой микросхему памяти DDR3 DRAM с удвоенной скоростью передачи данных, изготовленную по высокоскоростной КМОП-технологии. Она имеет 8-банковую структуру, каждый из которых имеет объём 32 Мбит x 16 бит.
Синхронная динамическая память с произвольным доступом (SDRAM) STD4512M16 объёмом 8 Гбит представляет собой микросхему памяти DDR4 DRAM с двойной скоростью передачи данных, изготовленную по высокоскоростной КМОП-технологии.
XAD9694QN — это четырёхканальный 14-разрядный аналого-цифровой преобразователь (АЦП) со скоростью выборки 500 Мвыб/с, способный напрямую оцифровывать аналоговые входные сигналы с полосой пропускания от постоянного тока до более чем 1,4 ГГц.
YXW9009 — широкополосный SDR-радиочастотный трансивер, предлагающий двухканальные передатчики и приёмники со встроенным синтезатором частот.
Название продукта: 14-разрядный одноканальный цифро-аналоговый преобразователь (ЦАП) с быстродействием 2500 Мвыб/с
Технологический процесс: 28 нм, логические блоки: 693 КБ (адаптивная архитектура LUT6), блоки DSP: 3600 (каждый включает предварительный сумматор, умножитель 25×18, сумматор и накопитель).
Технологический процесс: 28 нм, логические блоки: 52 КБ (адаптивная архитектура LUT6), блоки DSP: 120 (каждый включает предварительный сумматор, умножитель 25×18, сумматор и накопитель).
ООО Шицзячжуан Чжунчжичуансинь Технологии было основана в сентябре 2025 года. Компания может похвастаться командой с обширным практическим опытом, надежными техническими возможностями и приверженностью приоритету послепродажного обслуживания.